УНИВЕРСАЛЬНЫЙ РЕГИСТР

Параллельные и последовательные регистры

УНИВЕРСАЛЬНЫЙ РЕГИСТР

Всем доброго времени суток! В прошлом посте я писал про триггеры, а сегодня практически продолжение этой темы – регистры. Почему продолжение? Потому что регистры (англ. Register) представляют собой несколько триггеров соединённых между собой различными способами.

Вообще регистров бывает два основных вида:

  • параллельный регистр;
  • последовательный регистр или регистр сдвига.

В обозначениях микросхем для регистров выделено суффикс ИР, например, К555ИР9, К555ИР27, К1533ИР35.

Параллельный регистр

Схема соединения триггеров в параллельном регистре

В данном типе регистров триггеры соединены параллельно, то есть каждый внутренний триггер имеет свой вход D и свой выход Q, которые не зависят от других триггеров, а также вход С, который называется тактовым входом и для всех входящих в регистр триггеров он является общим. Параллельные регистры бывают двух типов:

  • тактируемые регистры, которые срабатывают по фронту сигнала управления (вход С);
  • стробируемые регистры, которые срабатывают по уровню входного сигнала (вход С);

Наибольшее распространение получили тактируемые параллельные регистры.

Регистры, срабатывающие по фронту сигнала

Данные типы регистров практически ничем не отличаются от D триггеров. Напомню, что на выходе Q устанавливается такой уровень напряжения, который был на входе D, в момент положительного фронта тактового сигнала на входе С. Так как регистр состоит из нескольких D триггеров, то и количество (4,6,8,16) запоминаемых сигналов (бит) у регистра больше.

Параллельные регистры, срабатывающие по фронту импульса.

Большинство регистров восьмибитные и в основном различаются отсутствием или наличием инверсии сигнала на выходе, входом сброса (R), входом разрешения записи (WE), типом выходов (2C или 3C) и входом EZ. Таблицы истинности тактируемых регистров практически не отличаются от таблицы истинности D триггеров и имеют следующий вид

Таблица истинности регистра с входом разрешения записи WE

ВходыВыход
WECDQ
00→100
00→111
00XНе меняется
01XНе меняется
1XXНе меняется

Основное применение регистры с тактируемым входом нашли в схемах где необходимо хранить некоторый код в течении необходимого времени, а по фронту импульса на тактовом входе С выдавать на выходы Q.

Регистры, срабатывающие по уровню сигнала

Данные типы регистров являются как бы гибридом между буфером и регистром (ещё такие регистры называют регистры-защёлки, англ. Latch).

Принцип работы данных регистров состоит в следующем: когда на стробирующем входе высокий логический уровень, сигнал поступает с входов на выходы регистра, а если на стробирующем входе низкий уровень сигнала, регистр переходит в режим хранения последнего из пропущенных значений входного сигнала. Регистры-защелки не очень распространены из-за своего специфического характера работы, но в некоторых случаях удобнее, регистров срабатывающих по фронту сигнала на тактовом входе. Типичный представитель параллельных регистров срабатывающих по уровню стробирующего сигнала, является микросхема К555ИР22, которая представляет собой восьмиразрядный параллельный регистр, со стробирующим входом С и выходами с тремя состояниями (3С).

Регистр, срабатывающий по уровню входного стробирующего сигнала К555ИР22.

Таблица истинности стробируемого регистра

ВходыВыход
EZCDQ
0111
0100
00XНе меняется
1XXX

Данные типы регистров применяются в схемах, где необходимо запомнить на какое-то время входной сигнал, а всё остальное время транслировать на выход схемы входной сигнал.

Данный функционал очень часто необходим, например, при построении устройств сопряжения с портами персонального компьютера.

Стробируемый регистр продлевает на некоторое время входной код, а остальное время работает как буфер или повторитель.

Регистр сдвига (последовательный регистр)

Регистр сдвига или сдвиговый регистр (англ. Shift Register), представляет собой схему, в которой внутренние триггеры соединены последовательно.

Схема работы сдвигового регистра заключается в следующем: по импульсу тактового сигнала происходит сдвиг на один разряд цифрового кода, который записан на входном выводе.

У обычных сдвиговых регистров, сдвиг происходит от младших разрядов к старшим, но есть также и реверсивные сдвиговые регистры, у которых сдвиг идет, наоборот, от старших разрядов к младшим.

Схема сдвигового регистра от младших разрядов к старшим.

https://www.youtube.com/watch?v=aq4JlHS9eF0

Большинство регистров сдвига имеют восемь разрядов, различаются режимами работы, режимами записи, чтения и сдвига, а также типом выходного каскада.

Регистры сдвига

Рассмотрим некоторые типы сдвиговых регистров. Первый из них это микросхема типа К555ИР8, которая представляет собой обычный регистр сдвига от младшего разряда к старшему.

Она имеет два информационных входа объединённые по схеме 2И, вход сброса R, по отрицательному импульсу которого все выходы данного регистра устанавливаются в нуль.

Сдвиг разрядов происходит по фронту импульса поступающего на тактовый вход регистра С.

Второй тип сдвигового регистра – это микросхема К555ИР9, как видно по изображению данной микросхемы она выполняет действия обратные микросхеме К555ИР8, то есть если ИР8 из последовательного кода преобразует в параллельный, то ИР9 преобразует входящий параллельный код в выходящий последовательный код.

Микросхема К555ИР9 реализует следующий режим работы: при низком логическом уровне на входе разрешения записи WR происходит запись входного кода. Для осуществления сдвига необходимо перевести вход WR в высокий логический уровень и на один из тактовых входов С, объединённых по 2ИЛИ, подавать тактовые импульсы.

Дополнительный информационный вход DR, позволяет с него записать информацию в младший разряд регистра сдвига.

И наконец, ещё один тип сдвигового регистра, которым является микросхема К555ИР13. Она является как бы объединением двух предыдущих регистров сдвига.

Во-первых, данная микросхема имеет восемь параллельных входов и восемь параллельных выходов, причём сдвиг может осуществляться как в сторону увеличения разрядов (вход SR), так и в сторону уменьшения разрядов (вход SL) по фронту сигнала на входе С.

При помощи информационных входов DR и DL есть возможность записать сигнал как в младший разряд так и в старший разряд.

К555ИР13 является реверсивным регистром, Сдвиг битов от младшего разряда к старшему осуществляется по фронту сигнала на входе С при низком уровне на и высоком на SR входах, а в обратную сторону сдвиг идёт при единице на входе SL и нуле на входе SR. В случае же единичного уровня сигнала на входах SL и SR одновременно, данный регистр превращается в повторитель сигнала, то есть информация с входов микросхемы переносится на её выходы.

сфера использования всех регистров сдвига является преобразование последовательного кода в параллельный код или из параллельного в последовательный, такая необходимость часто возникает, когда необходимо передать информацию на значительные расстояния, а вся обработка происходит параллельным кодом в микропроцессорных системах. Как известно быстрее всего обрабатывается информация в параллельном виде, а передавать на расстояния лучше всего в последовательном коде.

Теория это хорошо, но без практического применения это просто слова.Здесь можно всё сделать своими руками.

Источник: https://www.electronicsblog.ru/cifrovaya-sxemotexnika/parallelnye-i-posledovatelnye-registry.html

Универсальные регистры

УНИВЕРСАЛЬНЫЙ РЕГИСТР

Регистры сдвига выполняют обычно какуниверсальные последовательно-параллельныемикросхемы. Это связано с необходимостьюзаписи в регистр параллельного двоичногокода при преобразовании параллельногокода в последовательный.

Переключение регистра из параллельногорежима работы в последовательный инаоборот осуществляется при помощимультиплексора (коммутатора). Использованиекоммутатора позволяет входы триггероврегистра либо подключать к внешнимвыводам микросхемы, либо подключать квыходу предыдущего триггера.

Напомню, что двухвходовый мультиплексорможно реализовать при помощи логическихэлементов “2И-2ИЛИ”. Элементы “И” приэтом работают в качестве электронныхключей, а элементы “ИЛИ” объединяютих выходы.

Схема универсальногорегистра с использованием коммутаторовна логических элементах “2И-2ИЛИ”приведена на рисунке 6.

Рисунок 6. Схема универсальногорегистра.

В этой схеме для переключения регистраиз последовательного режима работы впараллельный используется вывод V.Подача на этот вход единичного потенциалапревращает схему в параллельный регистр.При этом на входы ключей, подключенныхк информационным входам D, подаётсяединичный потенциал.

Это приводит ктому, что сигналы с входов параллельнойзаписи данных поступают на входылогических элементов “ИЛИ”, а на входыключей, подключенных к выходам предыдущихтриггеров, подаются нулевые потенциалы.

То есть на выходах этих ключей будутприсутствовать нулевые потенциалы, иони не будут мешать работе.

Подача на вход V нулевого потенциалаприводит к отключению входов параллельныхданных от входов триггеров. Сигналы жес выхода предыдущего триггера свободнопроходит через верхние логическиеэлементы “И” на вход последующеготриггера, так как на его второй входподаётся единичный потенциал.

Инверторы на входах V и C использованыдля усиления входного сигнала по току.В результате входной ток микросхемыбудет равен не суммарному току четырёхлогических элементов “И”, а входномутоку инвертора.

Условно-графическоеизображение универсального регистраприведено на рисунке 7. Входпоследовательного ввода данных на этомрисунке обозначен как DI и отделён отдругих групп входов чертой. Точно также выделены в отдельные группы и входыуправления V и синхронизации C.

Рисунок 7. Обозначениеуниверсального регистра на принципиальныхсхемах.

Счётчики

Счётчики используются для построениятаймеровили для выборки инструкций из ПЗУ вмикропроцессорах. Они могут использоватьсякак делители частоты в управляемыхгенераторах частоты (синтезаторах). Прииспользовании в цепи ФАП счётчики могутбыть использованы для умножения частотыкак в синтезаторах, так и в микропроцессорах.

Двоичные асинхронные счётчики

Простейший вид счётчика – двоичный можетбыть построен на основе T-триггера.T-триггер изменяет своё состояние напрямо противоположное при поступлениина его вход синхронизации импульсов.Для реализации T-триггера воспользуемсяуниверсальным D-триггером с обратнойсвязью, как это показано на рисунке 1.

Рисунок 1 Реализация счетного T-триггерана универсальном D-триггере.

Так как эта схема, при поступлении навход импульсов меняет свое состояниена противоположное, то её можнорассматривать как счётчик, считающийдо двух. Временные диаграммы сигналовна входе и выходах T-триггера приведенына рисунке 2.

Рисунок 2 Временные диаграммы сигналовна входе и выходах T-триггера.

Обычно требуется посчитать большееколичество импульсов. В этом случаеможно использовать выходной сигналпервого счетного триггера как входнойсигнал для следующего триггера, то естьсоединить триггеры последовательно.Так можно построить любой счётчик,считающий до максимального числа,кратного степени два.

Схема счётчика, позволяющего посчитатьлюбое количество импульсов, меньшеешестнадцати, приведена на рисунке 3.Количество поступивших на вход импульсовможно узнать, подключившись к выходамсчётчика Q0 … Q3. Это число будет представленов двоичном коде.

Рисунок 3 Схема четырёхразрядногосчётчика, построенного на универсальныхD-триггерах.

Для того чтобы разобраться, как работаетсхема двоичного счётчика, воспользуемсявременными диаграммами сигналов навходе и выходах этой схемы, приведённымина рисунке 4.

Рисунок 4 Временная диаграммачетырёхразрядного счётчика.

Пусть первоначальное состояние всехтриггеров счётчика будет нулевым. Этосостояние мы видим на временныхдиаграммах. Запишем его в таблицу 1.После поступления на вход счётчикатактового импульса (который воспринимаетсяпо заднему фронту) первый триггеризменяет своё состояние на противоположное,то есть единицу.

Запишем новое состояние выходов счётчикав ту же самую таблицу. Так как по приходупервого импульса изменилось состояниепервого триггера, то этот триггерсодержит младший разряд двоичного числа(единицы).

В таблице поместим его значениена самом правом месте, как это принятопри записи любых многоразрядных чисел.

Здесь мы впервые сталкиваемся спротиворечием правил записи чисел иправил распространения сигналов напринципиальных схемах.

Подадим на вход счётчика ещё одинтактовый импульс. Значение первоготриггера снова изменится на прямопротивоположное. На этот раз на выходепервого триггера, а значит и на входевторого триггера сформируется заднийфронт.

Это означает, что второй триггертоже изменит своё состояние напротивоположное. Это отчётливо виднона временных диаграммах, приведённыхна рисунке 4. Запишем новое состояниевыходов счётчика в таблицу 1. В этойстроке таблицы образовалось двоичноечисло 2.

Оно совпадает с номером входногоимпульса.

Продолжая анализировать временнуюдиаграмму, можно определить, что навыходах приведённой схемы счётчикапоследовательно появляются цифры от 0до 15. Эти цифры записаны в двоичном виде.При поступлении на счётный вход счётчикаочередного импульса, содержимое еготриггеров увеличивается на 1. Поэтомутакие счётчики получили названиесуммирующих двоичных счётчиков.

Таблица 1. Изменение уровней на выходесуммирующего счётчика при поступлениина его вход импульсов.

номер входного импульсаQ3Q2Q1Q0
00000
10001
20010
30011
40100
50101
60110
70111
81000
91001
101010
111011
121100
131101
141110
151111

Условно-графическое обозначениесуммирующего двоичного счетчика напринципиальных схемах приведено нарисунке 5. В двоичных счётчиках обычнопредусматривают вход обнуления микросхемыR, который позволяет записать во всетриггеры счётчика нулевое значение.Это состояние иногда называют исходнымсостоянием счётчика.

Рисунок 5. Четырёхразрядный двоичныйсчётчик.

Существуют готовые микросхемы асинхронныхдвоичных счётчиков. Классическимпримером такого счётчика являетсямикросхема 555ИЕ5. Подобные схемы существуюти внутри САПР программируемых логическихинтегральных схем.

Источник: https://studfile.net/preview/2003703/page:3/

Регистры

УНИВЕРСАЛЬНЫЙ РЕГИСТР

Регистры — это устройства для хранения «-разрядных двоичных чисел и выполнения преобразований над ними. Регистры строятся на базе триггеров, число которых соответствует числу разрядов в хранимом двоичном слове. С каждым регистром обычно связано комбинационное цифровое устройство.

Такая архитектура позволяет осуществлять определенные логические операции над двоичными числами.

К таким операциям относятся: прием числа в регистр; передача числа из регистра; сдвиг слова влево или вправо на заданное число разрядов; преобразование последовательного кода в параллельный и обратно; установка регистра в начальное состояние и т.д.

Регистры можно разделить на следующие классы: накопительные, сдвиговые, параллельные, последовательные, комбинированные, однонаправленные, реверсивные.

Последовательный сдвигающий регистр

В сдвиговых регистрах подаваемая на информационный вход последовательность логических нулей и единиц будет передаваться от младшего выходного разряда к старшему пошагово с приходом фронта каждого тактового импульса.

Последовательный сдвигающий регистр можно построить, например, на базе D-триггеров (рис. 5.69).

Рис. 5.69. Последовательный сдвигающий регистр

На рис. 5.69 вход D является информационным для четырехразрядного регистра, а вход С — вход синхроимпульсов.

Временные диаграммы, поясняющие работу сдвигающего регистра, изображены на рис. 5.70.

Таблица истинности сдвигающего регистра имеет следующий вид:

Номер тактаD0.q2q4
000000
110000

Рис. 5.70. Временные диаграммы работы сдвигающего регистра

Номер тактаDQQiQзQ4
20l000
310100
411010
501101
600110
700011
800001

Ввод четырехразрядного двоичного числа в такой регистр осуществляется за четыре такта. На пятом такте старший бит информации безвозвратно теряется и начинается заполнение регистра новым четырехразрядным числом.

Представленный регистр является преобразователем последовательного двоичного кода в параллельный.

Накопительный однонаправленный регистр с параллельным вводом

На вход параллельного регистра подается «-разрядное двоичное число. По фронту синхроимпульса параллельно включенные триггеры, на основе которых строится регистр, меняют свое состояние, т.е. на выходе триггеров формируется двоичное число, соответствующее входному. Затем триггеры переходят в режим хранения.

Запись в регистр закончена. Для считывания информации из регистра, как правило, используется комбинационное логическое устройство, управляемое специальным сигналом с входа «Считывание» («Чтение»). По этому сигналу информация с выходов триггеров регистра переносится на выход комбинационного устройства.

Операция считывания информации из регистра закончена.

На рис. 5.71 изображена схема параллельного регистра, собранного на двух сдвоенных -триггерах. Комбинационное логическое устройство (КЛУ) для осуществления операции считывания выполнено из четырех элементов «2И».

Рис. 5.71. Параллельный регистр На рис. 5.71 обозначено:

  • Х —Х4 — входной параллельный двоичный код;
  • Y и Y1 — управляющие входы. При Y = 1 осуществляется режим параллельной записи в регистр, при Y = Y2 = 0 — режим хранения информации, при У 2 = 1 — параллельное считывание информации (вывод информации из регистра);
  • • Zl —Z4 — выходной параллельный двоичный код.

На рис. 5.72 представлено схемное обозначение регистра с параллельным вводом (микросхема К555ИР27).

Рис. 5.72. Параллельный четырехразрядный регистр

Особенностью представленного на рис. 5.72 регистра является наличие сдвоенного входа управления записью в регистр (выводы Ех и Е2) и сдвоенного входа управления чтением из регистра (выводы Е21 и Е22). Такая архитектура регистра позволяет наращивать разрядность устройства памяти и создавать из регистров комбинированные устройства хранения информации.

На рис. 5.72 обозначено:

  • D1—DS и QX—Q4 — вход и выход данных;
  • С — вход синхронизации;

Еь Е2, и Е21, Е22 — управляющие входы.

Если Ех = Е2 = 0, то регистр работает в режиме параллельного ввода информации (в момент прихода положительного фронта на вход С); если Ех = 1 или Е2 = 1, то в режиме хранения информации.

Если Е21 = Е22 = 0, регистр работает в режиме передачи информации на выход; если E2l = 1 или Е22 = 1, то выходы регистра переходят в третье состояние.

Универсальный регистр

Универсальный регистр — это регистр, который за счет сложных внутренних логических связей может обеспечивать запись и чтение информации в параллельном двоичном коде, передачу информации в последовательном коде со сдвигом вправо или влево, хранение информации.

На рис. 5.73 представлено схемное обозначение универсального регистра.

Рис. 5.73. Универсальный регистр На рис. 5.73 обозначено:

  • • 7)1—7)8 входы для параллельной загрузки данных в регистр;
  • SR — вход для последовательной загрузки данных в регистр со сдвигом вправо;
  • 57, — вход для последовательной загрузки данных в регистр со сдвигом влево;

С — вход синхронизации;

R — вход сброса регистра в «О»;

  • 50 и 51 — управляющие входы, задающие режим работы регистра. При 50 = 51 = 1 осуществляется параллельная загрузка данных с входов 51—7)8, при 50 = 1 и 51 = 0 — ввод данных с входа SR (сдвиг вправо), при 50 = 0и51 = 1— ввод данных с входа SL (сдвиг влево), при 50 = 51 = 0 — хранение данных;
  • • Q1—Q4 — выходы регистра.

Источник: https://studref.com/671314/prochie/registry

Исследование регистров

УНИВЕРСАЛЬНЫЙ РЕГИСТР

Лабораторная работа выполняется с помощью учебного лабораторного стенда LESO2.

1 Цель работы

Целью работы является изучение принципа работы схем триггерных регистров и приобретение практических навыков в выполнении микроопераций на регистрах в статическом режиме.

2 Краткие теоретические сведения

Регистры предназначены для хранения и преобразования многоразрядных двоичных чисел. Для запоминания отдельных разрядов числа могут применяться триггеры различных типов. Одиночный триггер можно считать одноразрядным регистром.

Занесение информации в регистр называется операцией записи. Операция выдачи информации из регистра – считывание.

Перед записью информации в регистр, его необходимо обнулить.

Классификация регистров:

  1. по способу ввода/вывода информации:
  • параллельные (регистры хранения) – информация вводится и выводится одновременно по всем разрядам;
  • последовательные (регистры сдвига) – информация бит за битом «проталкивается» через регистр и выводится также последовательно;
  • комбинированные – параллельный ввод и последовательный вывод (и наоборот).
  1. по способу представления информации:
  • однофазные – информация представляется в прямом или обратном (инверсном) виде;
  • парафазные – информация представляется и в прямом, и в обратном виде.

2.1 Параллельный регистр

Параллельные регистры осуществляют прием и выдачу информации в параллельном коде, а это значит, что для передачи каждого разряда используется отдельная линия.

Для записи информации в регистр на его входных выводах (D0-D3) нужно установить логические уровни, после чего на вход синхронизации (C) подать разрешающий импульс — логическую единицу. После этого на выходах Q0-Q3 появится записанное слово. Регистры запоминают входные сигналы только в момент времени, определяемый сигналом синхронизации.

Рисунок 2.1 – Условно-графическое обозначение параллельного регистра   Рисунок 2.2 – Схема параллельного регистра

2.1 Последовательные регистры

Кроме параллельного соединения триггеров для построения регистров используется последовательное соединение этих элементов.

Последовательный регистр (регистр сдвига) обычно служит для преобразования последовательного кода в параллельный и наоборот.

Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников.

Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем).

Принципиальная схема последовательного регистра, собранного на основе D-триггеров и позволяющего осуществить преобразование последовательного кода в параллельный, приведена на рисунке 2.3.

Рассмотрим работу этого регистра. Можно предположить, что в начале все триггеры регистра находятся в состоянии логического нуля, т.е. Q0=0, Q1=0, Q2=0, Q3=0. Если на входе D-триггера Т1 имеет место логический 0, то поступление синхроимпульсов на входы «С» триггеров не меняет их состояния.
Рисунок 2.3 – Схема последовательного регистра

Как следует из рисунка 2.3, синхроимпульсы поступают на соответствующие входы всех триггеров регистра одновременно и записывают в них то, что имеет место на их информационных входах. На информационных входах триггеров Т2, Т3, Т4 – уровни логического «0», т.к.

информационные входы последующих триггеров соединены с выходами предыдущих триггеров, находящихся в состоянии логического «0», а на вход «D» первого триггера, по условию примера, подается «0» из внешнего источника информации.

При подаче на вход «D» первого триггера «1», с приходом первого синхроимпульса, в этот триггер запишется «1», а в остальные триггеры – «0», т.к. к моменту поступления фронта синхроимпульса на выходе триггера Т1 ещё присутствовал логический «0».

Таким образом, в триггер Т1 записывается та информация (тот бит), которая была на его входе «D в момент поступления фронта синхроимпульса и т.д.

При поступлении второго синхроимпульса логическая «1» с выхода первого триггера, запишется во второй триггер, и в результате происходит сдвиг первоначально записанной «1» с триггера Т1 в триггер Т2, из триггера Т2 в триггер Т3 и т.д. Таким образом, производится последовательный сдвиг поступающей на вход регистра информации (в последовательном коде) на один разряд вправо в каждом такте синхроимпульсов.

После поступления четырёх синхроимпульсов регистр оказывается полностью заполненным разрядами числа, вводимого через последовательный ввод «D».

В течение следующих четырёх синхроимпульсов производится последовательный поразрядный вывод из регистра записанного числа, после чего регистр оказывается полностью очищенным (регистр окажется полностью очищенным только при условии подачи на его вход уровня «0» в режиме вывода записанного числа).

Рисунок 2.4 – Временные диаграммы, поясняющие работу регистра сдвига

3 Задание к работе

3.1 Исследовать параллельный регистр

Сконфигурировать ПЛИС в соответствии с рисунком 3.1.

Рисунок 3.1 – Схема 4-х битного параллельного регистра

Записать целые десятичные числа от 0 до 15 в двоичной системе счисления в регистр и считать их. Заполнить таблицу 3.1.

Таблица 3.1 – Коды, записанные в параллельный регистр

Записываемое десятичное числоСчитанное из регистра двоичное число
0
1
15

3.2 Исследовать последовательно-параллельный регистр

Сконфигурировать ПЛИС в соответствии с рисунком 3.2.

Рисунок 3.2 – Схема последовательно-параллельного регистра

Элемент 74164 – это последовательно-параллельный регистр.

ВНИМАНИЕ! Для того, что бы выполнить блок Antitinkling, прочтите инструкцию Борьба с дребезгом контактов.

Записать нечётное число в интервале от 32 до 56 в последовательном коде, поразрядно продвигая его влево путём нажатия кнопки Button. Записать результат в отчёт.

3.3 Исследовать параллельно-последовательный регистр

Сконфигурировать ПЛИС в соответствии с рисунком 3.3.

Рисунок 3.3 – Схема параллельно-последовательного регистра

Элемент 74166 представляет собой параллельно-последовательный регистр.

Чтобы записать на входе число необходимо установить на входе STLD логический 0 и подать синхроимпульс, чтобы начать считывать записанное число необходимо на вход STLD подать логическую 1 и подавать синхроимпульсы.

Записать число в интервале от 32 до 56 в параллельном коде и поразрядно считывать его на выходе. Записать результат в отчёт.

4 отчёта

  1. Цель работы.
  2. Схема исследования параллельного 4-х битного регистра с таблицей 3.1 .
  3. Схема последовательно-параллельного регистра с результатами исследований.
  4. Выводы по каждому заданию.

5 Контрольные вопросы

  1. Назначение регистров.
  2. По каким признакам классифицируются регистры?
  3. Чем определяется разрядность регистров?
  4. Назначение параллельного регистра.
  5. Объяснить принцип работы последовательного регистра.
  6. Объяснить принцип работы параллельного регистра.
  7. Объяснить принцип работы последовательно-параллельного регистра.
  8. Объяснить принцип работы параллельно-последовательного регистра.

Источник: http://www.labfor.ru/guidance/digital-leso2/5

Поделиться:
Нет комментариев

    Добавить комментарий

    Ваш e-mail не будет опубликован. Все поля обязательны для заполнения.